今年11月19號美國商務部工業(yè)安全署(BIS)發(fā)布了一份可能是有史以來最嚴格的技術出口管制先期通知，在14個被考慮進行管制的類別中，包括了人工智能、芯片、量子計算、機器人、臉部和聲紋識別等技術，這也被認為涉及國家安全和高端新興科技的關鍵領域。
 
細看這14類技術出口管制清單，與半導體產(chǎn)業(yè)相關的材料、裝備、操作系統(tǒng)與軟件等技術產(chǎn)品，并未列入管制范疇。而SoC主要是以中央處理器(CPU) 或是微控制器(MCU)為大宗，只要列表中的管制細目能規(guī)范是特定高端用途的SoC，傷害影響就可限定在可控的范圍內。即便如此，出口管制清單的出現(xiàn)，仍然警醒了高端新興科技產(chǎn)業(yè)的凜冬將臨，也宣告半導體產(chǎn)業(yè)開啟自力更生道路乃是重中之重？
 
1，SoC工藝技術的利弊與得失。
 
ACM通訊 (ACM Communications) 在線雜志于9月份刊登了一篇來自谷歌的文章，該文章的作者出自谷歌的TPU團隊、伯克利大學退休教授、2017年圖靈獎獲得者David Patterson。該文章引用了三個定律，仔細地審視了近幾十年半導體CPU的發(fā)展歷程，以及人工智能芯片(AI TPU)的研究，并提出了不同的思考方向。
 
早在1965年，英特爾聯(lián)合創(chuàng)始人Gordon Moore曾經(jīng)預測 (摩爾定律)，芯片中的晶體管數(shù)量每一、兩年都會增加一倍。摩爾定律作為硅基半導體產(chǎn)業(yè)創(chuàng)新與發(fā)展的基礎之一，幾十年來，半導體行業(yè)一直遵循著摩爾定律、產(chǎn)品升級降價與建立經(jīng)濟門檻的節(jié)奏，一步一步地往前蓬勃發(fā)展。從而讓大眾能以相對低廉的價格享有性能更好的電子產(chǎn)品，人類社會飛速進入到信息與網(wǎng)絡時代。同時在半導體工業(yè)界也誕生了一大批巨無霸企業(yè)，比如Intel、三星與臺積電等巨頭。
 
然而，尺寸微縮的物理瓶頸，已陸續(xù)顯現(xiàn)在存儲器產(chǎn)品及其他各類IC產(chǎn)品。2014年推出的DRAM存儲器芯片包含了80億個晶體管，而在人們的預測中即使到了2019年，帶有160億個晶體管的DRAM芯片也不會大規(guī)模生產(chǎn)，但根據(jù)摩爾定律的預測，四年里晶體管數(shù)量應該變成四倍多。2010年款的英特爾至強E5處理器擁有23億個晶體管，而2016年的至強E5也只有72億個晶體管，或者說比摩爾定律預計的數(shù)值低2.5倍。顯然，縱使半導體工藝還在進步，但它的腳步已十分緩慢。
 
微縮的第二個定律Dennard Scaling是一個鮮為人知，但同樣重要的觀察結果。Robert Dennard在1974年提出，晶體管雖不斷變小，但芯片的功率密度須配合硅晶的散熱通量維持不變。例如晶體管尺寸線性縮小兩倍，那么同樣面積上芯片中晶體管的數(shù)量就增加為4倍。同時，電流和電壓如果也降低了二分之一，它所使用的功率將下降4倍，這樣芯片才能在相同的頻率下維持相同的功率密度，避免溫度過高而燒毀晶體管。
 
Dennard Scaling在被發(fā)現(xiàn)的30年后結束，原因并不是因為晶體管的尺寸不再縮小，而是因為電流和電壓不能再繼續(xù)下降的同時保持可靠性了。禍不單行的是繼續(xù)提升指令級別并行運算的方法也付諸闕如，這迫使芯片設計者只能從單核高耗能處理器轉換到多核高效率處理器。“核爆”時代的來臨也是在預期之中。
 
第三個定律是由IBM著名工程師，阿姆達爾于1967年提出來的。該定律認為，不斷增加處理器數(shù)量會導致性能提升的遞減。阿姆達爾定律說，并行計算的理論加速受到任務順序部分的限制；如果任務的1/8是串行的，則最大加速也只比原始性能高8倍；即使任務的其余部分很容易并行，并且架構師增加了100個處理器也是如此。
 
以CPU SoC芯片為例，就是將原本不同功能的IC，整合在一顆芯片中。藉由縮小不同IC間的距離，提升芯片的計算速度，同時縮小體積。比如Intel處理器中就包括不同功能的IC，有邏輯運算核心(Logic Core)、圖像處理器、緩存(SRAM)及北橋(North Bridge)等。
 
設計一顆CPU時就需要相當多的元器件間的性能取舍與技術配合，當IC芯片各自封裝時，IC與IC間的距離較遠，且各有封裝外部保護，比較不會發(fā)生交互干擾的情形。但是，當不同功能的IC拉近距離做在一起時，就是噩夢的開始，像是通訊芯片的高頻訊號可能會影響其他功能的IC等。
 
靜態(tài)隨機存取存儲器(Static Random-Access Memory，SRAM)是一種置于CPU與主存間的高速緩存(Cache)，一般高效能CPU中通常有L1、L2與L3三級高速緩存。其中L1與L2的存儲容量較小(128-512Kb)，L3的存儲容量則較大(4-8Mb)，然而卻對CPU的整體運作速度具有決定性的影響。SRAM存儲單元的特征尺寸面積隨著工藝演進卻無法如邏輯運算單元作等比例縮小，L3高速緩存已占到新一代CPU 40%以上的面積。這也造成CPU SoC在性能與面積成本無法同時兼顧的情況下，必須尋找其它的解決方案。
 
當晶體管數(shù)量的年增率明顯的在放緩，這反映了摩爾定律的瓶頸逐漸浮現(xiàn)；而每平方毫米芯片面積的功耗正在增加，畢竟Dennard Scaling也結束了；因為電子的移動、機械和發(fā)熱限制，芯片設計師們充分發(fā)揮多核心的能力，但這也受到阿姆達爾定律的限制。綜合上面的幾項限制條件下，架構師們現(xiàn)在普遍認為， 能顯著改進性能、價格、能耗三者平衡的唯一途徑就是特定領域的架構。它們只適用于處理幾種特定的任務，但效率非常高。我們也可泛稱它們是一種專用集成電路ASIC (Application Specific IC)。
 
人工智能芯片(xPU)，因為智能芯片廠商的命名方式不同，如Google的TPU、華為的NPU，就很適合獨立設計來完成特定的任務。Google的TPU就是一種專用集成電路，但它運行的程序來自TensorFlow框架下的神經(jīng)網(wǎng)絡，驅動了Google的數(shù)據(jù)中心許多重要應用，包括圖像識別、翻譯、搜索和游戲。神經(jīng)網(wǎng)絡的推理階段通常會有嚴格的響應時間要求，因為它們通常是面向用戶的應用，這降低了通用計算機所使用技術的有效性。通過專門為神經(jīng)網(wǎng)絡重新分配芯片計算資源，TPU在真實數(shù)據(jù)中心負載環(huán)境下效率要比通用類型的計算機高30到80倍。AlphaGo Lee、AlphaGo Master、進化到AiphaGo Zero，也見證了TPU在效能上的快速躍升。
 
不只是Google，臺積電與各大芯片設計大廠與代工廠，都已認為SoC不再是延續(xù)摩爾定律的主流方向。
 
2，系統(tǒng)級封裝(System in a Package，SiP)已是半導體產(chǎn)業(yè)的戰(zhàn)略高地。
 
系統(tǒng)級封裝從架構上來講，是將多種功能芯片，包括處理器、MEMS、光學器件、存儲器等功能芯片，與電阻及電容、連接器、天線等無源器件集成在一個封裝內，形成一個系統(tǒng)或者子系統(tǒng)，從而實現(xiàn)一個基本完整的功能。與SoC(片上系統(tǒng))不同的是，系統(tǒng)級封裝是采用不同芯片進行并排或疊加的封裝方式，而SoC則是高度集成的芯片產(chǎn)品。從封裝發(fā)展的角度來看，因電子產(chǎn)品在體積、處理速度或電性特性各方面的需求考慮下，SoC曾經(jīng)被確立為未來電子產(chǎn)品設計的關鍵與發(fā)展方向。但隨著近年來SoC的生產(chǎn)成本越來越高，集成不同元器件的設計限制多且困難度極高，頻頻遭遇技術障礙，造成SoC的發(fā)展面臨瓶頸，進而使SiP的發(fā)展越來越被業(yè)界重視。
 
然而，絕對不可從封裝的立場出發(fā)來看SiP。要視SiP是摩爾定律的延伸，透過先進的封裝概念，從而使系統(tǒng)能顯著改進性能、價格與能耗三者平衡的重要途徑。換句話說，SiP是系統(tǒng)設計端與芯片設計端的無縫集成，將一個先進的系統(tǒng)或子系統(tǒng)的架構，全部或大部份電子功能配置在集成基板內，而芯片以2D、2.5D、3D的方式，有機地接合到集成基板的封裝方式。
 
SiP包括了多芯片模塊(Multi-chip Module；MCM)技術、多芯片封裝(Multi-chip Package；MCP)技術、芯片堆棧(Stack Die)、封裝迭層(Package on Package；PoP)、PiP (Package in Package)，以及將有源/無源組件內埋于基板(Embedded Substrate)等技術。以結構外觀來說，MCM屬于二維的2D構裝，而MCP、Stack Die、PoP、PiP等則屬于立體的3D構裝；由于3D封裝更能符合小型化、高效能等需求，因而在近年來備受業(yè)界青睞。
 
3，先進封裝技術的半導體世界樣貌將會完全不同。
 
在先進封裝領域，臺積電的腳步確實走的相當快速與前瞻，盡管CoWoS鎖定量少質精的極高階芯片，從2.5D技術延伸的InFO(集成型晶圓級扇出封裝)，則早已經(jīng)因為蘋果的采用而聲名大噪。為進一步布局次世代先進封裝，持續(xù)替摩爾定律延壽，臺積電預估投資100億美元蓋先進封測廠，最快在一年半完工。
 
臺積電所提出的系統(tǒng)級集成芯片(System-On-Integrated-Chips)技術，將配合WoW(Wafer-on-Wafer)與CoW(Chip-on-wafer)制程，替芯片業(yè)者提供更能夠容許各種設計組合的服務，特別能夠結合高帶寬存儲器(HBM)。研發(fā)并推動植基于2.5D/3D IC封裝制程延伸的新技術，更講究“彈性”與“異質集成”，往系統(tǒng)級封裝的概念靠攏。
 
4，MIT則推出黑科技，要讓90nm芯片打敗7nm芯片？
 
美國國防部高級研究計劃局(Defense Advanced Research Projects Agency，DARPA)的電子復興計劃 (Electronics Resurgence Initiative，ERI)是一項為期五年的、斥資15億美元的計劃，目的是在摩爾定律時代即將結束之際重塑美國電子產(chǎn)業(yè)。其中，“利用密集的細粒度的單片3D集成技術變革計算系統(tǒng)”項目，因得到大幅超出其他項目的資助金額而特別引人注目。
 
該項目基于麻省理工學院電子與計算機工程助理教授Max Shulaker及其在斯坦福大學的同事 Subhasish Mitra和H.-S. Philip Wong開發(fā)的一種技術，該技術允許將碳納米管晶體管和電阻式RAM存儲器(RRAM)構建在普通的CMOS邏輯芯片上。利用芯片3D封裝集成技術，使得以用了數(shù)十年之久的舊制造工藝制造出來的系統(tǒng)組件能與以目前最先進的技術所制造出來的單芯片組件相媲美。
 
在接下來的三年里，Shulaker在麻省理工學院的團隊將專注于開發(fā)制造工藝，斯坦福大學團隊將創(chuàng)建設計工具以幫助工程師充分利用CMOS、納米管晶體管和 RRAM的堆疊所帶來的性能提升。而Skywater將開發(fā)和測試在其制造廠中運行的一套高產(chǎn)的“工藝流程”。
 
能夠在不需要花高價置換到更先進技術的情況下就能提高性能，將標準重新設回90納米，這對于 SkyWater以及其他小型制造廠來說是一個巨大的勝利。最新的極紫外光刻技術的工藝動輒需要數(shù)十億美元的投資，要維持運營所需的產(chǎn)量，并不利于它們?yōu)樾⌒臀锫?lián)網(wǎng)客戶提供服務。
 
5，迫切需要脫胎換骨的半導體產(chǎn)業(yè)
 
臺灣DIGITIMES Research調查指出國內集成電路設計業(yè)企業(yè)數(shù)已達到1380余家，其中，海思、展銳已進入全球前十大企業(yè)，另有中興微、華大半導體、南瑞智芯、芯成半導體 (北京硅成)、大唐半導體、北京兆易創(chuàng)新、瀾起科技、瑞芯微等9家企業(yè)同時進入全球IC設計前五十大企業(yè)。也預測2018年中國IC封測產(chǎn)值可望突破300億美元，達到333億美元，同比增長19.20%。
 
此外，集成電路制造業(yè)也將快速增長，2018～2019年間投資熱點將仍以芯片代工和存儲器兩大領域為主；重大項目投資包括臺積電、中芯國際、聯(lián)電、紫光集團、華力微電子、長江存儲、力晶科技等國內企業(yè)，以及英特爾、三星、SK海力士和格羅方德等半導體廠商，均宣布了各自的投資計劃。到2020年，芯片制造業(yè)有望超過封裝測試業(yè)。這幾年來半導體產(chǎn)業(yè)積極布局與投資5G通訊、人工智能與物聯(lián)網(wǎng)的硬件、韌件與軟件的應用產(chǎn)品開發(fā)與布建。期望藉由全球5G通訊大規(guī)模啟用后，能快速提升國產(chǎn)半導體芯片的產(chǎn)品多元性、技術性、高值性與進口替代。

本文關鍵詞：SRAM

相關文章：物聯(lián)網(wǎng)設備外置RAM該選擇哪種？
深圳市英尚微電子有限公司是一家專業(yè)的靜態(tài)隨機記憶體產(chǎn)品及方案提供商，十年來專業(yè)致力代理分銷存儲芯片IC, SRAM、MRAM、pSRAM、 FLASH芯片、SDRAM（DDR1/DDR2/DDR3）等,為客人提供性價比更高的產(chǎn)品及方案。
英尚微電子中國區(qū)指定的授權代理：VTI、NETSOL、JSC濟州半導體(EMLSI)、Everspin 、IPSILOG、LYONTEK、ISSI、CYPRESS、ISOCOME、PARAGON、SINOCHIP、UNIIC； 著名半導體品牌的專業(yè)分銷商  如：RAMTROM、ETRON、FUJITSU、LYONTEK、WILLSEMI。